隨著數(shù)字電路的普及，傳統(tǒng)的定制數(shù)字集成電路器件已滿足不了應(yīng)用的需求，因此可編程邏輯器件(PLD)應(yīng)運而生，并逐漸成為主流產(chǎn)品。PLD與傳統(tǒng)定制器件的主要區(qū)別是它的可編程性，它的邏輯功能是由用戶設(shè)計的，并且一般都可重復(fù)編程和擦除。下面一起來了解可編程邏輯器件的相關(guān)知識。
1.基本概念
可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計人員自行編程而把一個數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設(shè)計和制作專用的集成電路芯片了。
PLD與一般數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進(jìn)行變更、改變，而一般數(shù)字芯片在出廠前就已經(jīng)決定其內(nèi)部電路，無法在出廠后再次改變，事實上一般的模擬芯片、混訊芯片也都一樣，都是在出廠后就無法再對其內(nèi)部電路進(jìn)行調(diào)修。
典型的PLD一般都是二級結(jié)構(gòu)，通常第一級為“與陣列”，第二級為“或陣列”。由“與陣列”輸入，進(jìn)行邏輯“與”組合，形成乘積項，再由這些不同的乘積項通過“或陣列”構(gòu)成所需求的邏輯函數(shù)輸出。
可編程邏輯器件
2.優(yōu)點
(1)PLD允許客戶在需要時僅訂購所需要的數(shù)量，從而使客戶可控制庫存。
(2)PLD不需要漫長的前置時間來制造原型或正式產(chǎn)品，PLD器件已經(jīng)放在分銷商的貨架上并可隨時付運。
(3)PLD甚至在設(shè)備付運到客戶那兒以后還可以重新編程?？蛻艨筛鶕?jù)需要修改電路直到對設(shè)計工作感到滿意為止。一旦設(shè)計完成，客戶可立即投入生產(chǎn)，只需要利用最終軟件設(shè)計文件簡單地編程所需要數(shù)量的PLD就可以了。
(4)PLD不需要客戶支付高昂的NRE成本和購買昂貴的掩模組，設(shè)計人員可利用價格低廉的軟件工具快速開發(fā)、仿真和測試其設(shè)計。然后，可快速將設(shè)計編程到器件中，并立即在實際運行的電路中對設(shè)計進(jìn)行測試。原型中使用的PLD器件與正式生產(chǎn)最終設(shè)備(如網(wǎng)絡(luò)路由器、DSL調(diào)制解調(diào)器、DVD播放器、或汽車導(dǎo)航系統(tǒng))時所使用的PLD完全相同。
復(fù)雜可編程邏輯器件
3.分類
根據(jù)PLD器件的“與陣列”和“或陣列”的編程情況及輸出形式，可編程邏輯器件通?？煞譃槿缦滤念悾?/div>
第一類：“與陣列”固定、“或陣列”可編程的PLD器件
以可編程只讀存儲器(PROM)為代表?？删幊讨蛔x存儲器(PROM)是組合邏輯陣列，它包含一個固定的“與陣列”和一個可編程的“或陣列”，其中的“與陣列”是全譯碼形式，它產(chǎn)生輸入變量的所有最小項。
PROM的每個輸出端通過“與陣列”將這些最小項有選擇地進(jìn)行“或”運算，即可實現(xiàn)任何組合邏輯函數(shù)。由于“與陣列”能夠產(chǎn)生輸入變量的全部最小項，所以用PROM實現(xiàn)組合邏輯函數(shù)不需要進(jìn)行邏輯化簡。但隨著輸入變量數(shù)的增加，“與陣列”的規(guī)模會迅速增大，其價格也隨之大大提高，而且“與陣列”越大，譯碼開關(guān)時間就越長，相應(yīng)的工作速度也越慢。因此，實際上只有規(guī)模較小的PROM可以有效的實現(xiàn)組合邏輯函數(shù)，而大規(guī)模的PROM價格高、工作速度低，一般只作為存儲器使用。
第二類：“與陣列”和“或陣列”均可編程的PLD器件
以可編程邏輯陣列(PLA)器件為代表。PLA的“與陣列”不是全譯碼形式，它可以通過編程控制只產(chǎn)生函數(shù)最簡與或式中所需要的“與”項。因此，PLA器件的“與陣列”規(guī)模減小，集成度相對提高。
由于PLA只產(chǎn)生函數(shù)最簡與或式中所需要的“與”項，因此PLA在編程前必須先進(jìn)行函數(shù)化簡。另外，PLA器件需要對兩個陣列進(jìn)行編程，編程難度較大，而且PLA器件的開發(fā)工具應(yīng)用不廣泛，編程一般由生產(chǎn)廠家完成。
第三類：“與陣列”可編程、“或陣列”固定的PLD器件
以可編程陣列邏輯(PAL)器件為代表。這類器件的每個輸出時若干個乘積項之或，其中乘積項的數(shù)目固定。通常PPAL的乘積項數(shù)允許達(dá)到8個，而一般邏輯函數(shù)的最簡與或式中僅需要完成3～4個乘積項“或”運算。因此，PLA的這種陣列結(jié)構(gòu)很容易滿足大多數(shù)邏輯函數(shù)的設(shè)計要求。
PAL有幾種固定的輸出結(jié)構(gòu)，如專用輸出結(jié)構(gòu)、可編程I/O結(jié)構(gòu)、帶反饋的寄存器輸出結(jié)構(gòu)及異或型輸出結(jié)構(gòu)等。一種輸出結(jié)構(gòu)只能實現(xiàn)一定類型的邏輯函數(shù)，其通用性較差，這就給PAL器件的管理及應(yīng)用帶來了不便。
第四類：具有可編程輸出邏輯宏單元的通用PLD器件
以可編程通用陣列邏輯(GAL)器件為主要代表。GAL器件的陣列結(jié)構(gòu)與PAL器件相同，都是采用“與陣列”可編程而“或陣列”固定的形式。兩者的主要區(qū)別是輸出結(jié)構(gòu)不同。PLA器件的輸出結(jié)構(gòu)是固定的，一種結(jié)構(gòu)對應(yīng)一種類型芯片。如果系統(tǒng)中需要幾種不同的輸出形式，就必須選擇多種芯片來實現(xiàn)。GAL器件的每個輸出端都集成有一個輸出邏輯宏單元(OLMC)。
輸出邏輯宏單元是可編程的，通過編程可以決定該電路完成組合邏輯還是時序邏輯功能，是否需要產(chǎn)生反饋信號，并能實現(xiàn)輸出使能控制及輸出極性選擇等。因此，GAL器件通過對OLMC的編程可以實現(xiàn)PAL的各種輸出結(jié)構(gòu)，使芯片具有很強的通用性和靈活性。如圖所示是可編程邏輯器件的集成密度分類。
可編程邏輯器件的集成密度分類
4.編程語言
可編程邏輯器件的編程語言為hardware description language(硬件描述語言)，簡稱：HDL。HDL并非僅有一種，而是有許多種，如ABEL、AHDL、Confluence、CUPL、HDCal、JHDL、Lava、Lola、MyHDL、PALASM、RHDL等都是，但目前最具知名也最普遍使用的是VHDL與Verilog。
5.PLD開發(fā)工具
基于高復(fù)雜度PLD器件的開發(fā)，在很大程度上要依靠電子設(shè)計自動化(EDA)來完成。PLD的EDA工具以計算機軟件為主，將典型的單元電路封裝起來形成固定模塊并形成標(biāo)準(zhǔn)的硬件開發(fā)語言(如HDL語言)供設(shè)計人員使用。設(shè)計人員考慮如何將可組裝的軟件庫和軟件包搭建出滿足需求的功能模塊甚至完整的系統(tǒng)。PLD開發(fā)軟件需要自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標(biāo)芯片的適配編譯和編程下載等工作。典型的EDA工具中必須包含兩個特殊的軟件包，即綜合器和適配器。綜合器的功能就是將設(shè)計者在EDA平臺上完成的針對某個系統(tǒng)項目的HDL、原理圖或狀態(tài)圖形描述，針對給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合。
隨著開發(fā)規(guī)模的級數(shù)性增長，就必須減短PLD開發(fā)軟件的編譯時間、并提高其編譯性能以及提供豐富的知識產(chǎn)權(quán)(IP)核資源供設(shè)計人員調(diào)用。此外，PLD開發(fā)界面的友好性以及操作的復(fù)雜程度也是評價其性能的重要因素。
簡單可編程邏輯器件
本文總結(jié)了可編程邏輯器件的基本概念、分類、編程語言以及開發(fā)工具?？偠灾?，可編程邏輯器件是一種用戶可以根據(jù)自己的實際需要使用硬件描述語言編程來確定邏輯功能的集成電路、芯片。
電話：18923864027（同微信）
QQ：709211280
〈烜芯微/XXW〉專業(yè)制造二極管，三極管，MOS管，橋堆等，20年，工廠直銷省20%，上萬家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號碼或加QQ/微信，由我們的銷售經(jīng)理給您精準(zhǔn)的報價以及產(chǎn)品介紹
- 上一篇：介紹FPGA是什么
- 下一篇：基于運算放大器的壓控電流源電路設(shè)計圖解
相關(guān)閱讀