麻豆国产av一区二区,久久91精品视频,欧美大片日韩三级在线免费观看,亚洲成人夜色av,熟女高潮合集偷拍,美女网站国产免费观看,精品国产一区二区蜜臀,av在线男人社区男人的天堂,97精品国产品国语在线观看

為了實(shí)現(xiàn)高性價(jià)比、低相噪和低雜散的數(shù)字化信號(hào)源，本文提出了以直接數(shù)字頻率合成芯片AD9854 為核心的設(shè)計(jì)方案。并詳細(xì)論證了DSP、CPLD(comp lex p rogramm ab le logic device)、外部IO器件與AD9854相結(jié)合構(gòu)成多功能信號(hào)源的硬件組成、功能擴(kuò)展及其實(shí)現(xiàn)方法，還對(duì)輸出信號(hào)的品質(zhì)進(jìn)行了詳細(xì)分析，最后給出信號(hào)源樣機(jī)的主要技術(shù)指標(biāo)。

1.信號(hào)源介紹

信號(hào)源是雷達(dá)、通信及其他電子系統(tǒng)不可缺少的重要組成部分。低相位噪聲、高穩(wěn)定度、高可靠性和多功能信號(hào)源的研究受到普遍重視。目前實(shí)現(xiàn)信號(hào)源的主要技術(shù)有： 直接頻率合成、鎖相式頻率合成和直接數(shù)字頻率合成DDS。DDS具有極高的頻率分辨率、極快的頻率切換速度、頻率切換時(shí)相位連續(xù)、易于功能擴(kuò)展和全數(shù)字化易于集成等優(yōu)點(diǎn)。特別適合應(yīng)用于信道間隔小、信道頻率數(shù)多和相位噪聲低的場(chǎng)合。文獻(xiàn)[3～6]詳細(xì)分析了DDS相位噪聲對(duì)其本身輸出波形品質(zhì)的影響，指出相位噪聲主要由累加相位截?cái)?、正弦表存?chǔ)器有限字長(zhǎng)、DAC有限分辨率和內(nèi)部噪聲等因素決定，DDS本身對(duì)相位噪聲的影響可以忽略。

2.總體設(shè)計(jì)

多功能信號(hào)源的硬件框圖，如圖1所示。系統(tǒng)由5個(gè)部分組成：數(shù)據(jù)處理與控制單元、DDS單元、模擬調(diào)制與數(shù)字調(diào)制單元、外調(diào)制信號(hào)采樣單元和輸入輸出接口單元。信號(hào)源要達(dá)到的主要技術(shù)指標(biāo)，如表1所示。

圖1 信號(hào)源的總體結(jié)構(gòu)框圖

表1 信號(hào)源的主要技術(shù)指標(biāo)

DDS單元是系統(tǒng)的核心，本系統(tǒng)使用的AD9854是最高工作時(shí)鐘頻率為300MHz，功能非常強(qiáng)大的直接數(shù)字頻率合成器。一般情況下，DDS時(shí)鐘頻率的40%為實(shí)際輸出波形的最高頻率，AD9854時(shí)鐘頻率300MHz，則輸出波形的最高頻率可達(dá)120MHz。且根據(jù)參考文獻(xiàn)[7]中對(duì)其各類(lèi)參數(shù)的描述，符合信號(hào)源的性能要求，所以選擇AD9854用于該信號(hào)源中。

2.1AD9854特點(diǎn)和功能

AD9854工作頻率高，IO端口功能豐富，其內(nèi)部功能框圖如圖2所示。主要特點(diǎn)如下：

圖2 AD9854內(nèi)部功能框圖

(1)工作頻率高達(dá)300MHz，片內(nèi)有PLL(phase2locked loop )，可實(shí)現(xiàn)對(duì)參考頻率4～20倍頻，支持單端或差分時(shí)鐘源。推薦使用差分時(shí)鐘芯片產(chǎn)生差分時(shí)鐘信號(hào)，再通過(guò)片內(nèi)PLL倍頻成300MHz。簡(jiǎn)化了時(shí)鐘源的設(shè)計(jì)， 同時(shí)使低成本和低相位噪聲的參考時(shí)鐘源在技術(shù)上可行。

(2)雙頻率控制字，字長(zhǎng)48位;雙相位控制字，字長(zhǎng)14位。當(dāng)工作頻率為300MHz時(shí)，頻率分辨率為1×10- 6Hz, 頻率轉(zhuǎn)換時(shí)間最小值為6.7 ns。

(3)具有良好的動(dòng)態(tài)性能。在100MHz時(shí)輸出仍有80dB SDFR(無(wú)雜散動(dòng)態(tài)范圍)。

(4)具有簡(jiǎn)化的高速I(mǎi)O控制端口。10MHz的串行兩線或三線接口，8位并行100MHz端口。本系統(tǒng)因?yàn)橐獙?shí)現(xiàn)多種調(diào)制功能，需要快速刷新DDS內(nèi)部的頻率、幅度和相位控制字，所以使用并行接口。

(5)2個(gè)300MHz高速12位DAC(digital2analoy converter)，可以輸出正交信號(hào)，可以方便應(yīng)用于調(diào)制和解調(diào)系統(tǒng)中。2個(gè)DAC都是差分電流型輸出， 都可以實(shí)現(xiàn)頻率、幅度和相位的獨(dú)立控制， 完成掃頻、調(diào)制和O SK 等功能。

(6)內(nèi)置高速比較器，配合片上2個(gè)DAC，可以單片產(chǎn)生擴(kuò)展脈沖信號(hào)，且占空比可調(diào)。

(7)片內(nèi)可選5種工作模式：?jiǎn)晤l、FSK、RAMPFSK、CHIPFM、BPSK。調(diào)制功能極其豐富，還可以配合片外芯片實(shí)現(xiàn)復(fù)雜的數(shù)字調(diào)制和模擬調(diào)制。

2.2系統(tǒng)硬件結(jié)構(gòu)分析

在圖1中，鍵盤(pán)和LCD(liqw d crystal disp lay)構(gòu)成人機(jī)交互的界面。用戶由鍵盤(pán)輸入?yún)?shù)，通過(guò)LCD顯示。同時(shí)單片機(jī)將數(shù)據(jù)通過(guò)HPI口送DSP，在DSP中進(jìn)行處理，然后將處理后的數(shù)據(jù)在CPLD的協(xié)調(diào)下由8位并行口送入AD9854中。AD9854輸出頻率0.1H z～110MHz的正弦波，此信號(hào)是差分電流形式，需由電阻網(wǎng)絡(luò)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，再經(jīng)過(guò)低通濾波器輸出。為了使信號(hào)輸出電平范圍滿足要求，還必須將信號(hào)送后級(jí)調(diào)理電路處理，經(jīng)放大和衰減再通過(guò)射頻傳輸器把差分信號(hào)耦合成單端信號(hào)，最后輸出符合要求的正弦波信號(hào)。信號(hào)源的內(nèi)調(diào)制是通過(guò)對(duì)調(diào)制波計(jì)算采樣后，在CPLD+DSP控制下，由 FIFO循環(huán)送數(shù)至DDS中實(shí)現(xiàn)的。外調(diào)制是通過(guò)ADC采用外調(diào)制信號(hào)，DSP測(cè)量外調(diào)制信號(hào)的頻率幅度， 再以內(nèi)調(diào)制方式處理而實(shí)現(xiàn)的。內(nèi)外調(diào)幅功能， 也可以通過(guò)乘法器AD835實(shí)現(xiàn)。數(shù)字調(diào)制功能由DSP+CPLD控制AD9854實(shí)現(xiàn)。

3.關(guān)鍵技術(shù)的實(shí)現(xiàn)

3.1芯片的操作與控制方法

AD9854提供了串行和并行兩種控制方式，為了滿足豐富的調(diào)制功能，需要對(duì)芯片進(jìn)行高速的復(fù)雜控制，所以使用8位并行控制方式是合理的。并行接口有8位數(shù)據(jù)線和6位地址線，內(nèi)部寄存器共40個(gè)，地址范圍00h～27h。其中1Dh～20h是控制寄存器，其他都是數(shù)據(jù)寄存器。系統(tǒng)僅要考慮對(duì)AD9854寫(xiě)操作，按照寫(xiě)時(shí)序關(guān)系，寫(xiě)數(shù)據(jù)進(jìn)入片內(nèi)緩沖寄存器中，然后只有當(dāng)數(shù)據(jù)更新管腳(pin20)出現(xiàn)正脈沖后(芯片工作在外部數(shù)據(jù)更新模式)，數(shù)據(jù)由緩沖寄存器裝載至DDS核內(nèi)。這時(shí)，DDS才以更新后的參數(shù)輸出信號(hào)。以三角形自動(dòng)線性掃頻信號(hào)的產(chǎn)生為例，闡述對(duì)AD9854的操作步驟。

(1)復(fù)位DDS，即Master(pin71)保持10個(gè)以上系統(tǒng)時(shí)鐘周期的正脈沖。

(2)寫(xiě)控制寄存器。設(shè)置工作模式、數(shù)據(jù)更新方式、鎖相環(huán)倍頻數(shù)、開(kāi)啟和屏蔽相應(yīng)的功能。因?yàn)槭侨切巫詣?dòng)線性掃頻，所以必須設(shè)置Triangle bit為高。

(3)寫(xiě)數(shù)據(jù)寄存器。寫(xiě)入掃頻的起始頻率和終止頻率， 設(shè)置掃頻步進(jìn)和掃頻斜率。

(4)數(shù)據(jù)設(shè)置完成后，在數(shù)據(jù)更新管腳產(chǎn)生正脈沖，芯片開(kāi)始掃頻，并不斷以終頻2初頻2終頻的方式循環(huán)。注意：掃頻開(kāi)始時(shí)可以在FSK data管腳(pin29)產(chǎn)生正脈沖， 以決定從終頻還是從初頻開(kāi)始掃頻。

3.2多種調(diào)制的實(shí)現(xiàn)方法

AD 9854片內(nèi)可選5 種基本工作模式， 利用芯片提供的功能模塊， 配合DSP、CPLD和FIFO(first in first out) 可以實(shí)現(xiàn)功能擴(kuò)展。

(1)數(shù)字調(diào)制

AD 9854 可以方便地實(shí)現(xiàn)二進(jìn)制FSK和PSK。芯片提供了基帶數(shù)據(jù)輸入管腳(pin29)，直接由該管腳的高低電平選擇2個(gè)不同的頻率和相位來(lái)實(shí)現(xiàn)FSK和PSK。M FSK M PSK的實(shí)現(xiàn)必須由用戶根據(jù)數(shù)據(jù)符號(hào)寬度的定時(shí)控制多個(gè)頻率或相位的切換。多種形式的掃頻功能也是由片內(nèi)硬件實(shí)現(xiàn)的，詳細(xì)操作方法與§2.1中三角形掃頻例子相同。

(2)模擬調(diào)制

DSP通過(guò)對(duì)調(diào)幅波和調(diào)頻波的計(jì)算量化，將頻率字或幅度字按時(shí)序的先后關(guān)系依次存入FIFO中。在CPLD的作用下，F(xiàn)IFO不斷循環(huán)地向DDS傳送數(shù)據(jù)。如圖3所示，DSP將地址線連接在CPLD上，通過(guò)CPLD中的邏輯關(guān)系確定FIFO在IO口上的地址。DSP的低14位數(shù)據(jù)線和FIFO低14位數(shù)據(jù)線相連，則DSP送FIFO的14位數(shù)據(jù)按低8位數(shù)據(jù)，高6位地址排列。所以FIFO低8位數(shù)據(jù)線連接DDS的并行口數(shù)據(jù)線，F(xiàn)IFO高6位數(shù)據(jù)線連接DDS的并行口地址線，按照CPLD提供的讀寫(xiě)時(shí)鐘信號(hào)傳送數(shù)據(jù)。DSP的CL Kout引腳接CPLD的GCLK引腳，提供全局工作時(shí)鐘。CPLD通過(guò)用戶IO引腳為FIFO和DDS提供相同的讀寫(xiě)時(shí)鐘，實(shí)現(xiàn)器件間的時(shí)序同步。CPLD控制時(shí)序，不斷將FIFO中的數(shù)據(jù)循環(huán)送入DDS中，按周期刷新UPdata管腳以完成模擬調(diào)試。模擬調(diào)制的關(guān)鍵是CPLD協(xié)調(diào)FIFO和DDS的時(shí)序。調(diào)頻波和調(diào)幅波的頻率可以設(shè)置，則其頻率變化時(shí)，需要插入的等待周期就不同，即CPLD所控制的FIFO讀時(shí)鐘和DDS并行口寫(xiě)時(shí)鐘都要隨調(diào)制波頻率的變化而變化。實(shí)現(xiàn)方法是DSP的數(shù)據(jù)線與地址線連接CPLD的IO口，在CPLD中設(shè)置一個(gè)計(jì)數(shù)值可變的計(jì)數(shù)器，計(jì)數(shù)器的輸出端通過(guò)CPLD的IO口連接FIFO讀時(shí)鐘和DDS并行口寫(xiě)時(shí)鐘。計(jì)數(shù)器的計(jì)數(shù)值就決定了輸出時(shí)鐘頻率，這個(gè)值是DSP根據(jù)調(diào)制波頻率計(jì)算后由IO尋址方式送入CPLD的。

圖3 模擬調(diào)制的實(shí)現(xiàn)

3.3其他擴(kuò)展功能方法

(1)正交信號(hào)的產(chǎn)生

AD9854有2個(gè)高速DAC，輸出信號(hào)的頻率、幅度和相位都可以獨(dú)立調(diào)節(jié)。只要使相位寄存器中預(yù)置值相差90°，則2路輸出信號(hào)相位差為90°，正交信號(hào)便產(chǎn)生。這樣信號(hào)源可為正交調(diào)制提供載波。

(2)脈寬可控的脈沖信號(hào)的產(chǎn)生

AD9854的I支路信號(hào)經(jīng)低通濾波后作為內(nèi)部高速比較器的負(fù)端輸入信號(hào)，Q支路信號(hào)經(jīng)低通濾波后，作為比較器的正端輸入信號(hào)。通過(guò)設(shè)置DAC的輸入改變比較電平，控制脈沖寬度的變化，脈沖信號(hào)的頻率由頻率控制字1確定。

4.測(cè)試結(jié)果和分析

系統(tǒng)在確定了硬件結(jié)構(gòu)后，精心設(shè)計(jì)硬件電路，完成系統(tǒng)調(diào)試和功能測(cè)試。測(cè)試樣機(jī)達(dá)到的主要性能指標(biāo)，如表2 所示。測(cè)試結(jié)果與表1中參數(shù)對(duì)比，可以看出信號(hào)源輸出信號(hào)的頻率、電平、噪聲電平等主要性能指標(biāo)完全達(dá)到要求。對(duì)整個(gè)頻率范圍內(nèi)輸出信號(hào)的雜散性能，使用了頻譜分析儀A T 5011 進(jìn)行測(cè)試，測(cè)試結(jié)果如圖4～6所示。圖4是輸出110M H z波形的寬帶雜散性能，其值優(yōu)于40 dBc。圖5是輸出110 M H z 波形的窄帶雜散性能，其值在±250 kH z范圍內(nèi)優(yōu)于75 dBc。圖6是輸出110M H z 波形的相位噪聲，測(cè)量得到在偏離中心頻率1Hz處相位噪聲為- 80 dBc H z，當(dāng)偏 10 H z 時(shí)，相位噪聲下降為- 60 dBc H z，之后隨偏離頻率變大，相位噪聲逐漸減小。測(cè)試結(jié)果表明，主要技術(shù)指標(biāo)達(dá)到性能要求，進(jìn)一步在電源設(shè)計(jì)、隔離電路設(shè)計(jì)和低通濾波器設(shè)計(jì)等方面進(jìn)行改進(jìn)， 還可以減少相位噪聲改善雜散性能。

表2 信號(hào)源樣機(jī)測(cè)試的性能指標(biāo)

圖4 輸出信號(hào)110M Hz 時(shí)的寬帶雜散

圖5 輸出信號(hào)110M Hz 時(shí)的窄帶雜散

圖6 輸出信號(hào)110M Hz 時(shí)的相位噪聲

結(jié)語(yǔ)

基于AD9854的多功能信號(hào)源能靈活、方便地實(shí)現(xiàn)多種模擬調(diào)制和數(shù)字調(diào)制。系統(tǒng)最大限度地挖掘了AD9854的潛力，將數(shù)字信號(hào)處理器、可編程邏輯器件和先進(jìn)先出存儲(chǔ)器與AD9854緊密結(jié)合， 輸出正弦信號(hào)的最高頻率為110M H z、諧波失真小于- 30 dBc。能夠完成調(diào)幅、調(diào)頻和頻移鍵控等調(diào)制功能。并通過(guò)了分析和實(shí)際測(cè)試結(jié)果表明，以DDS為核心構(gòu)造多功能信號(hào)源的有效途徑。
QQ：709211280